Family list
2 family member for:
1P4283822
Derived from 1 application.

1 USE RATE COLLECTION SYSTEM FOR DISPLAY DEVICE

Publication info: JP2546074B2 B2 - 1996-10-23 JP4283822 A - 1992-10-08

Data supplied from the esp@cenet database - Worldwide

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-283822

(43)Date of publication of application: 08.10.1992

(51)Int.CI.

G06F 3/06 G06F 12/08

(21)Application number: 03-047141

(71)Applicant: FUJITSU LTD

(22)Date of filing:


13.03.1991

(72)Inventor: KOBAYASHI NOBORU

(54) USE RATE COLLECTION SYSTEM FOR DISPLAY DEVICE

(57)Abstract:

PURPOSE: To collect and report the use rate of the display device to a host device as to a disk controller equipped with a cache memory. CONSTITUTION: The disk controller 31 which controls data transfer between the host device 23 and disk device 4, and also stores data high in access frequency in the cache memory 16 and transfers hit data from the cache memory 16 is provided with a counting means 33 which counts the time for which the disk device 4 and disk controller 31 are coupled and a control means 34 which allows the counting means 33 to operate for a specific time at a request from the host device 32. Then the total time for which the disk device 4 and disk controller 31 are coupled is counted and the counting result of the counting means 33 is divided by the specific time to calculate the use rate of the disk device 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平4-283822

技術表示箇所

(43)公開日 平成4年(1992)10月8日

(51) Int.CI.⁸

識別記号 庁内整理番号

302 A 7165-5B

12/08

G06F 3/06

S 7232-5B

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特顯平3-47141

(22)出願日

平成3年(1991)3月13日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 小林 暢

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称】 デイスク装置の使用率収集方式

(57) 【要約】

【目的】 キャッシュメモリを備えたディスク制御装置 に関し、ディスク装置の使用率を収集して上位装置に報 告することを目的とする。

【構成】 上位装置32とディスク装置4間のデータ転送を制御すると共に、キャッシュメモリ16上にアクセス頻度の高いデータを格納して、ヒットしたデータはキャッシュメモリ16から転送するディスク制御装置31とが結合した時間を計数する計数手段33と、上位装置32の要求に基づき、所定の時間の間該計数手段33が動作することを許可する制御手段34とを設け、所定の時間内に、ディスク装置4とディスク制御装置31とが結合した延べ時間数を計数させ、計数手段33の計数結果を所定の時間で割ることにより、ディスク装置4の使用率を算出するように構成する。

本発明の原理を説明するブロック図



1

【特許請求の範囲】

【請求項1】 上位装置(32)とディスク装置(4) との間 のデータ転送を制御すると共に、キャッシュメモリ(16) 上に、上位装置(32)からのアクセス頻度の高いデータを 格納して、ヒットしたデータは該キャッシュメモリ(16) から転送するディスク制御装置(31)において、該ディス ク装置(4) とディスク制御装置(31)とが結合した時間を 計数する計数手段(33)と、上位装置(32)の要求に基づ き、所定の時間の間該計数手段(33)が動作することを許 可する制御手段(34)と、を設け、該所定の時間内に、デ 10 ィスク装置(4) とディスク制御装置(31)とが結合した延 ペ時間数を、該計数手段(33)に計数させ、該計数手段(3 3)の計数結果を該所定の時間で割ることにより、ディス ク装置(4) の使用率を算出することを特徴とするディス ク装置の使用率収集方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はキャッシュメモリを備え たディスク制御装置に係り、特にキャッシュメモリ上の データがヒットせず、ディスク装置が使用される場合の 20 使用率を収集して上位装置に報告することを可能とする ディスク装置の使用率収集方式に関する。

【0002】計算機システムの外部記憶装置に使用され るディスク装置は、上位装置が指定するアドレスからデ ータを読出すために、ヘッドを指定されたアドレスに位 置付けする機械的動作が必要であるため、アクセス時間 が長くなる。

【0003】このアクセス時間を短縮するために、キャ ッシュメモリを備えたディスク制御装置が提供され、ア クセス頻度の高いデータをキャッシュメモリに格納して 30 おき、ヒットしたデータはキャッシュメモリから転送す るようにしている。

【0004】ところで、キャッシュメモリに上位装置が 必要とするデータが存在せず、ミスヒットした場合、デ ィスク制御装置は、ディスク装置から指定されたデータ を読出して、上位装置に転送すると共に、キャッシュメ モリに格納するが、ディスク装置の使用率が一定値を越 えると、上位装置が送出する入出力命令に対するディス ク制御装置からの応答が遅くなる。

率に対応して、入出力命令の発行を加減する必要がある が、このためにはディスク装置の使用率を認識する必要 がある。

[0006]

【従来の技術】図4は従来技術の一例を説明するプロッ ク図で、図5は各機能単位の詳細プロック図である。

【0007】ディスク制御装置3は、複数の機能単位で 構成されており、チャネルアダプタ(以後CAと略す) 6~9は、図5(A) に示す如き構成で、プロセッサ21 は制御配憶22に格納されたプログラムを読出して動作 50

し、インタフェース回路19を経て、中央処理装置1又 は2が図示省略したチャネルを経て送出するスタート[/〇命令の受領と、中央処理装置1又は2との間のデー 夕転送を行うと共に、共通パス制御回路20を制御し て、共通パス17又は18を経て他の機能単位との間の データ転送を行う。

【0008】デパイスアダプタ(以後DAと略す)10 ~13は、図5(A)に示す如き構成で、プロセッサ21 は制御記憶22に格納されたプログラムを説出して動作 し、インタフェース回路19を経て、ディスク装置4又 はディスク装置5に命令を送出し、ディスク装置4又は 5との間のデータ転送を行うと共に、共通パス制御回路 20を制御して、共通パス17又は18を経て他の機能 単位との間のデータ転送を行う。

【0009】リソースマネージャ(以後RMと略す)1 4は、図5(B) に示す如き構成で、プロセッサ24は制 御記憶23に格納されているプログラムを読出して動作 し、共通パス制御回路25を制御して共通パス17又は 18を経由し、中央処理装置1又は2からの総てのスタ ートI/O命令を受領してRAM26に格納し、このス タートI/O命令を集中管理すると共に、各スタートI /O命令毎に、CA5~9とDA10~13にデータ転 送処理の指示を行う。

【0010】又、受領した全スタートI/O命令毎の制 御情報や、チャネル経路毎の制御情報、ディスク装置 4、5の制御情報をRAM26に格納し、他の機能単位 がRAMアクセス制御回路27を経て、このRAM26 をアクセスし、上記情報を読出すことを可能として、こ の情報を集中管理する。

【0011】キャッシュ制御回路15は、図5(C) に示 す如き構成で、プロセッサ29は制御記憶28に格納さ れているプログラムを読出して動作し、共通バス制御回 路30を制御して、共通パス17又は18を経由して入 るデータを、キャッシュメモリ16に書込み、キャッシ ュメモリ16から読出したデータを共通パス17又は1 8に送出すると共に、RM14の指示により、キャッシ ュメモリ16に書込まれたデータを定期的にディスク装 置4又は5に書込む処理を行う。

【0012】そして、キャッシュメモリ16に記憶させ 【0005】このため、上位装置はディスク装置の使用 40 たデータを管理し、CA6~9から転送を要求されたデ ータが存在するか否かを調べ、ヒットか又はミスヒット かを判定する。

> 【0013】例えば、中央処理装置1がCA6に対し、 スタート1/〇命令を送出し、ディスク装置4のアドレ ス、即ち、シリンダアドレス、ヘッドアドレス、レコー ドアドレスを指定して、データの読出しを指示すると、 CA6はRM14に共通パス17の使用を要求し、許可 されると、キャッシュ制御回路15のアドレスを送出し て結合する。

> 【0014】そして、この結合が完了すると、CA6は

3

キャッシュ制御回路15に、中央処理装置1から指定されたアドレスのデータが、キャッシュメモリ16に存在するか調べさせる。

【0015】そして、キャッシュメモリ16に存在する場合、即ち、ヒットした場合は、キャッシュメモリ16からヒットしたデータを読出させ、中央処理装置1に転送する。

【0016】しかし、指定されたアドレスのデータがキャッシュメモリ16に存在せず、ミスヒットした場合、DA10のアドレスを送出して結合すると、DA10に 10 指示してディスク装置4の指定されたアドレスにヘッドを位置付けさせ、ディスク装置4から説出させたデータをDA10を経て受信すると、中央処理装置1に転送する。

【0017】この時、キャッシュ制御回路15は、DA10が共通パス17に送出するデータをキャッシュメモリ16に書込ませる。中央処理装置1がCA8を経てディスク装置5をアクセスした場合も、上記同様であり、ミスヒットした場合、DA12を経てディスク装置5からデータを読出す。

【0018】又、中央処理装置2がCA7を経てディスク装置4をアクセスした場合も、上記同様であり、ミスヒットした場合、DA11を経てディスク装置4からデータを読出す。

【0019】そして、中央処理装置2がCA9を経てディスク装置5をアクセスした場合も、上記同様であり、ミスヒットした場合、DA13を経てディスク装置5からデータを読出す。

[0020]

【発明が解決しようとする課題】上記の如く、従来は中 30 央処理装置1又は2がディスク装置4又は5からデータを読出す場合、中央処理装置1又は2のディスク制御装置3に対するアクセスは、キャッシュメモリ16に存在するデータがヒットしたかミスヒットしたかに関係無く、同一であり、ディスク装置4及び5の使用率によって、アクセス頻度を加減することはしていない。

【0021】従って、キャッシュメモリ16に存在するデータのヒット率が良く、殆どディスク装置4及び5に対するアクセスが行われていなくても、入出力命令の送出頻度を高めることは行われず、又、ミスヒットが多く 40 てディスク装置4及び5の使用率が高まって、一定値を越え、送出した入出力命令に対するディスク制御装置3からの応答が遅くなっても、入出力命令の送出頻度を低下させることもしていない。

【0022】従って、ディスク制御装置3の処理効率が 悪く、このため計算機システムの処理効率が低下すると いう問題がある。本発明はこのような問題点に鑑み、デ ィスク装置4及び5の使用率を中央処理装置1及び2に 通知することにより、ディスク装置4及び5の使用率に 対応して、ディスク制御装置3に対するアクセス頻度を 50 加減することが出来るようにすることを目的としている。

[0023]

【課題を解決するための手段】図1は本発明の原理を説明するプロック図である。ディスク制御装置31は、上位装置32とディスク装置4との間のデータ転送を制御すると共に、キャッシュメモリ16上に、上位装置32からのアクセス頻度の高いデータを格納して、ヒットしたデータは、このキャッシュメモリ16から転送する。

【0024】そして、ディスク装置4とディスク制御装置31とが結合した時間を計数する計数手段33と、上位装置32の要求に基づき、所定の時間の間、この計数手段33が動作することを許可する制御手段34とを設け、前配所定の時間内に、ディスク装置4とディスク制御装置31とが結合した延べ時間数を、この計数手段33に計数させ、この計数手段33の計数結果を、前記所定の時間で割ることにより、ディスク装置4の使用率を算出する。

[0025]

20 【作用】上記の如く構成することにより、ディスク制御 装置31は、ディスク装置4の所定の時間内の使用率を 算出することが可能なため、上位装置32にディスク装 置4の使用率を通知することが出来る。

【0026】従って、上位装置32は、ディスク装置4の使用率が一定値以下であれば、ディスク装置4に対する入出力命令の送出頻度を高めて、ディスク装置4に対する負荷を高めることが出来る。

【0027】そして、一定値を越えている場合、入出力命令送出を待つようにして、ディスク制御装置31の処理効率を常に最高とすることが出来る。

[0028]

【実施例】図2は本発明の一実施例を示す回路のプロック図で、図3は図2の動作を説明する図である。

【0029】図4と同一符号は同一機能のものを示す。 ディスク制御装置31のRM35は、カウンタ36を内 蹴しており、中央処理装置1又は2からCA6~9を経 て、性能情報の収集を指示されると、図3の測定時間T に示す如く、カウンタ36が所定の時間、即ち、T時間 の間イネーブルとなるように制御する。

② 【0030】そして、DA10~13より、ディスク装置4及び/又はディスク装置5と結合したことを通知されると、カウンタ36を起動して、図3のS:に示す如く、時間を計数させ、結合が解かれると、カウンタ36の計数動作を停止させる。

【0031】即ち、DA10~13とディスク装置4及び/又はディスク装置5との間の命令の転送やデータの転送を行っている時間を計数させる。従って、この計数時間S1内では、ディスク装置4と5が夫々単独で動作しても、同時に動作しても計数時間は同じである。

【0032】そして、再びDA10~13より、ディス

· 5

ク装置4及び/又はディスク装置5と結合したことを通 知されると、カウンタ36を起動して、図3のSaに示 す如く、時間を計数させ、結合が解かれると、カウンタ 36の計数動作を停止させ、又、ディスク装置4及び/ 又はディスク装置5と結合したことを通知されると、カ ウンタ36を起動して、図3のS。に示す如く、時間を 計数させ、結合が解かれると、カウンタ36の計数動作 を停止させる。

【0033】RM35は、所定の時間Tが経過すると、 カウンタ36をディセーブル状態として、計数値Si + 10 10~13 デバイスアダプタ Sa + Sa を読出し、図3使用率に示す如く、ディスク 装置の使用率を算出する。

【0034】即ち、(S₁+S₂+S₃)/Tを演算し て、中央処理装置1又は2に通知する。

[0035]

【発明の効果】以上説明した如く、本発明はディスク装 置の使用率を算出して、上位装置に通知することが可能 であるため、上位装置がディスク装置の使用率に対応し て、入出力命令の発行頻度を加減することが出来る。

【0036】従って、ディスク制御装置の処理効率を高 20 27 RAMアクセス制御回路 めることが可能で、延いては計算機システムの処理効率 を高めることが出来る。

【図面の簡単な説明】

【図1】 本発明の原理を説明するプロック図

【図1】

本語明の原理を制明するブロック図

上位装置 ディスク制御装置 計数手段 制御手段 キャッシュ メモリ ディスク装置

【図2】 本発明の一実施例を示す回路のプロック図

【図3】 図2の動作を説明する図

従来技術の一例を説明するプロック図 (図4)

(**図**5) 各機能単位の詳細プロック図

【符号の説明】

1、2 中央処理装置

3、31 ディスク制御装置

4、5 ディスク装置

6~9 チャネルアダプタ

14、35 リソースマネージャ

15 キャッシュ制御回路

16 キャッシュメモリ

17、18 共通パス

19 インタフェース回路

20、25、30 共通パス制御回路

21、24、29 プロセッサ

22、23、28 制御記憶

26 RAM

32 上位装置


33 計数手段

34 制御手段

36 カウンタ


[図2]

本等期の一実施例を示す回路のブロック図



[図3]


図2の動作を提明する図



使用字= (S; +S; +S;)/T

【図5】

名間発準位の詳細ブロッタ図



【図4】

世来技術の一例を説明するブロック図

